

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-163320 (P2000-163320A)

(43)公開日 平成12年6月16日(2000.6.16)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06F 12/16

310

G06F 12/16

310L 5B018

審査請求 有 請求項の数16 FD (全 9 頁)

(21)出願番号

特願平10-353810

(22)出願日

平成10年11月30日(1998.11.30)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 鈴木 直志

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100097113

弁理士 堀 城之

Fターム(参考) 5B018 GA02 HA06 KA22 MA01 QA14


RA04

(54) 【発明の名称】 ソフトエラー対策機能付メモリ装置及びソフトエラー対策方法

(57)【要約】

【課題】 本発明は、メモリ装置にソフトエラー対策機 能を付加することにより、効率的にバスラインを使用で き、装置の性能向上が望めるソフトエラー対策機能付メ モリ装置及びソフトエラー対策方法を提供することを課 題とする。

【解決手段】 データを格納する少なくとも3つ以上の メモリセルA, B, Cを備えたメモリセルアレイ11 と、メモリセルA、B、Cの各々の記憶内容について多 数決をとってソフトエラーを被っていないメモリセルの データを選択する多数決回路とを有する。



【特許請求の範囲】

1 .

【請求項1】 メモリセルのソフトエラーを判定し、ソフトエラーを被っていないと判断されるデータを選択的に出力するソフトエラー対策機能付のメモリ装置であって、

データを格納する少なくとも3つ以上のメモリセルを備 えたメモリセルアレイと、

前記3つ以上のメモリセルの各々の記憶内容に対して多数決処理を実行してソフトエラーを被っていないデータを選択する多数決回路とを有することを特徴とするソフトエラー対策機能付メモリ装置。

【請求項2】 前記多数決回路は、前記3つ以上のメモリセルの中のいずれか1つのメモリセルの記憶内容がソフトエラーを被っていると判定した際に、当該メモリセルを除く残りの前記メモリセルの記憶内容をソフトエラーを被っていないとする多数決論理を用いた選択処理を実行するように構成されていることを特徴とする請求項1に記載のソフトエラー対策機能付メモリ装置。

【請求項3】 前記多数決回路は、

前記メモリセルの数と同数設けられ、前記メモリセルの各々から読み出した記憶内容を2つずつ総当たりの組にして比較する多数決比較を行うコンペア手段を有することを特徴とする請求項2に記載のソフトエラー対策機能付メモリ装置。

【請求項4】 前記多数決回路は、

前記2つずつ総当たりの組にされたメモリセル間で記憶 内容が異なる場合に、当該2つずつ総当たりの組にされ たメモリセル以外のメモリセルの記憶内容をソフトエラ ーを被っていないと判定し、当該ソフトエラーを被って いないと判定したメモリセルを、出力すべきメモリセル として選択するとともに、当該選択したメモリセルの記 憶内容を出力するように構成されているワードセレクタ 手段を有することを特徴とする請求項2または3に記載 のソフトエラー対策機能付メモリ装置。

【請求項5】 前記コンペア手段は、前記メモリセルの各々から所定ビット長で定義されたワード単位で記憶内容が出力されたとき、当該記憶内容をワード単位で前記多数決比較を実行するように構成されていることを特徴とする請求項3乃至4のいずれか一項に記載のソフトエラー対策機能付メモリ装置。

【請求項6】 前記コンペア手段は、前記メモリセルの各々から所定ビット長で記憶内容が出力されたとき、当該記憶内容をビット単位で前記多数決比較を実行するように構成されていることを特徴とする請求項3乃至4のいずれか一項に記載のソフトエラー対策機能付メモリ装置。

【請求項7】 前記コンペア手段の各々は、前記多数決 比較を実行した前記メモリセルの記憶内容が正しい場合 に論理値Hの信号を出力し、前記多数決比較を実行した 前記メモリセルの記憶内容が間違っている場合に論理値 Lの信号を出力し、

前記ワードセレクタ手段は、前記コンペア手段の各々からの出力信号と、前記3つ以上のメモリセルの各々から出力された記憶内容とを用い、論理値Hで指定されたメモリセルを記憶内容が正しいメモリセルとして選択し、当該記憶内容が正しいメモリセルの記憶内容の出力を指示するように構成されていることを特徴とする請求項4に記載のソフトエラー対策機能付メモリ装置。

【請求項8】 同一のアドレスに書き戻すタイミングでまたは外部から制御されるタイミングで、前記ワードセレクタ手段から受け取った前記ソフトエラーを被っていないメモリセルの記憶内容を、前記少なくともソフトエラーを被っているメモリセルの記憶内容を当該ソフトエラーを被っているメモリセルの記憶内容を当該ソフトエラーを被っていないメモリセルの記憶内容に書き直すソフトエラー復帰処理を実行するための更新手段を有することを特徴とする請求項1乃至7のいずれか一項に記載のソフトエラー対策機能付メモリ装置。

【請求項9】 メモリセルのソフトエラーを判定し、ソフトエラーを被っていないと判断されるデータを選択的に出力するソフトエラー対策方法であって、

少なくとも3つ以上のメモリセルにデータを格納する多数決用メモリ工程と、

前記3つ以上のメモリセルの各々の記憶内容に対して多数決処理を実行してソフトエラーを被っていないデータを選択する多数決工程とを有することを特徴とするソフトエラー対策方法。

【請求項10】 前記多数決工程は、前記3つ以上のメモリセルの中のいずれか1つのメモリセルの記憶内容がソフトエラーを被っていると判定した際に、当該メモリセルを除く残りの前記メモリセルの記憶内容をソフトエラーを被っていないとする多数決論理を用いた選択処理を実行することを特徴とする請求項9に記載のソフトエラー対策方法。

【請求項11】 前記多数決工程は、

前記メモリセルの数と同数設けられ、前記メモリセルの各々から読み出した記憶内容を2つずつ総当たりの組にして比較する多数決比較を行うコンペア工程を有することを特徴とする請求項10に記載のソフトエラー対策方法。

【請求項12】 前記多数決工程は、

前記2つずつ総当たりの組にされたメモリセル間で記憶 内容が異なる場合に、当該2つずつ総当たりの組にされ たメモリセル以外のメモリセルの記憶内容をソフトエラ ーを被っていないと判定し、当該ソフトエラーを被って いないと判定したメモリセルを、出力すべきメモリセル として選択するとともに、当該選択したメモリセルの記 憶内容を出力するワードセレクタ工程を有することを特 徴とする請求項10または11に記載のソフトエラー対 策方法。 【請求項13】 前記コンペア工程は、前記メモリセルの各々から所定ビット長で定義されたワード単位で記憶内容が出力されたとき、当該記憶内容をワード単位で前記多数決比較を実行することを特徴とする請求項11乃至12のいずれか一項に記載のソフトエラー対策方法。

【請求項14】 前記コンペア工程は、前記メモリセルの各々から所定ビット長で記憶内容が出力されたとき、 当該記憶内容をビット単位で前記多数決比較を実行する ことを特徴とする請求項11万至12のいずれか一項に 記載のソフトエラー対策方法。

【請求項15】 前記コンペア工程の各々は、前記多数 決比較を実行した前記メモリセルの記憶内容が正しい場 合に論理値Hの信号を出力し、前記多数決比較を実行し た前記メモリセルの記憶内容が間違っている場合に論理 値Lの信号を出力し、

前記ワードセレクタ工程は、前記コンペア工程の各々からの出力信号と、前記3つ以上のメモリセルの各々から出力された記憶内容とを用い、論理値Hで指定されたメモリセルを記憶内容が正しいメモリセルとして選択し、当該記憶内容が正しいメモリセルの記憶内容の出力を指示することを特徴とする請求項12に記載のソフトエラー対策方法。

【請求項16】 同一のアドレスに書き戻すタイミングでまたは外部から制御されるタイミングで、前記ワードセレクタ工程から受け取った前記ソフトエラーを被っていないメモリセルの記憶内容を、前記少なくともソフトエラーを被っているメモリセルのデータ入力端に再入力して当該ソフトエラーを被っているメモリセルの記憶内容を当該ソフトエラーを被っていないメモリセルの記憶内容に書き直すソフトエラー復帰処理を実行するための更新工程を有することを特徴とする請求項9乃至15のいずれか一項に記載のソフトエラー対策方法。

【発明の詳細な説明】

[0001]

4.

【発明の属する技術分野】本発明は、ソフトエラー対策 技術及びメモリ装置に関し、特に、メモリ装置にソフト エラー対策機能を付加することにより、効率的にバスラ インを使用でき、装置の性能向上が望めるソフトエラー 対策機能付メモリ装置及びソフトエラー対策方法に関す る。

[0002]

【従来の技術】近年、メモリが高集積化するに伴ってメモリセルの体積も小さくなり、地上に潜在する α 線または宇宙空間に存在する粒子により発生するソフトエラーの問題が顕在化してきている。ソフトエラーとは、地上に存在する α 線または、中性子により記録している内容がビット単位で反転する現象をいう。特に宇宙空間では、このソフトエラーは、太陽から放出される重粒子の他、地球に捕捉されている粒子または宇宙空間より飛来する粒子により頻繁に発生するものである。このソフト

エラーに対する対策として1ビットエラー対応によるハフマン符号化またはワード単位でのエラー訂正をするリードソロモン符号化などの従来技術が知られている。

[0003]

【発明が解決しようとする課題】しかしながら、これらの従来技術では、外部装置を付加してソフトエラー対策を実行していた。また、装置重量を問題とする衛星搭載機器については、1ワード内に2ビットエラーが発生しないようメモリの巡回アクセス手法をソフトウエア上で処理することにより1ビットエラー訂正をするなど装置設計上の負担になっているため、装置の性能に制約を与えているという問題点があった。本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、このような制約条件を緩和してメモリ装置にソフトエラー対策機能を付加することにより、効率的にバスラインを使用でき、装置の性能向上が望めるソフトエラー対策機能付メモリ装置及びソフトエラー対策方法を提供する点にある。

[0004]

【課題を解決するための手段】本発明の請求項1に記載 の要旨は、メモリセルのソフトエラーを判定し、ソフト エラーを被っていないと判断されるデータを選択的に出 力するソフトエラー対策機能付メモリ装置であって、デ ータを格納する少なくとも3つ以上のメモリセルを備え たメモリセルアレイと、前記3つ以上のメモリセルの各 々の記憶内容に対して多数決処理を実行してソフトエラ ーを被っていないデータを選択する多数決回路とを有す ることを特徴とするソフトエラー対策機能付メモリ装置 に存する。また本発明の請求項2に記載の要旨は、前記 多数決回路は、前記3つ以上のメモリセルの中のいずれ か1つのメモリセルの記憶内容がソフトエラーを被って いると判定した際に、当該メモリセルを除く残りの前記 メモリセルの記憶内容をソフトエラーを被っていないと する多数決論理を用いた選択処理を実行するように構成 されていることを特徴とする請求項1に記載のソフトエ ラー対策機能付メモリ装置に存する。また本発明の請求 項3に記載の要旨は、前記多数決回路は、前記メモリセ ルの数と同数設けられ、前記メモリセルの各々から読み 出した記憶内容を2つずつ総当たりの組にして比較する 多数決比較を行うコンペア手段を有することを特徴とす る請求項2に記載のソフトエラー対策機能付メモリ装置 に存する。また本発明の請求項4に記載の要旨は、前記 多数決回路は、前記2つずつ総当たりの組にされたメモ リセル間で記憶内容が異なる場合に、当該2つずつ総当 たりの組にされたメモリセル以外のメモリセルの記憶内 容をソフトエラーを被っていないと判定し、当該ソフト エラーを被っていないと判定したメモリセルを、出力す べきメモリセルとして選択するとともに、当該選択した メモリセルの記憶内容を出力するように構成されている ワードセレクタ手段を有することを特徴とする請求項2

または3に記載のソフトエラー対策機能付メモリ装置に 存する。また本発明の請求項5に記載の要旨は、前記コ ンペア手段は、前記メモリセルの各々から所定ビット長 で定義されたワード単位で記憶内容が出力されたとき、 当該記憶内容をワード単位で前記多数決比較を実行する ように構成されていることを特徴とする請求項3乃至4 のいずれか一項に記載のソフトエラー対策機能付メモリ 装置に存する。また本発明の請求項6に記載の要旨は、 前記コンペア手段は、前記メモリセルの各々から所定ビ ット長で記憶内容が出力されたとき、当該記憶内容をビ ット単位で前記多数決比較を実行するように構成されて いることを特徴とする請求項3乃至4のいずれか一項に 記載のソフトエラー対策機能付メモリ装置に存する。ま た本発明の請求項7に記載の要旨は、前記コンペア手段 の各々は、前記多数決比較を実行した前記メモリセルの 記憶内容が正しい場合に論理値Hの信号を出力し、前記 多数決比較を実行した前記メモリセルの記憶内容が間違 っている場合に論理値Lの信号を出力し、前記ワードセ レクタ手段は、前記コンペア手段の各々からの出力信号 と、前記3つ以上のメモリセルの各々から出力された記 憶内容とを用い、論理値Hで指定されたメモリセルを記 憶内容が正しいメモリセルとして選択し、当該記憶内容 が正しいメモリセルの記憶内容の出力を指示するように 構成されていることを特徴とする請求項4に記載のソフ トエラー対策機能付メモリ装置に存する。また本発明の 請求項8に記載の要旨は、同一のアドレスに書き戻すタ イミングでまたは外部から制御されるタイミングで、前 記ワードセレクタ手段から受け取った前記ソフトエラー を被っていないメモリセルの記憶内容を、前記少なくと もソフトエラーを被っているメモリセルのデータ入力端 に再入力して当該ソフトエラーを被っているメモリセル の記憶内容を当該ソフトエラーを被っていないメモリセ ルの記憶内容に書き直すソフトエラー復帰処理を実行す るための更新手段を有することを特徴とする請求項1乃 至7のいずれか一項に記載のソフトエラー対策機能付メ モリ装置に存する。また本発明の請求項9に記載の要旨 は、メモリセルのソフトエラーを判定し、ソフトエラー を被っていないと判断されるデータを選択的に出力する ソフトエラー対策方法であって、少なくとも3つ以上の メモリセルにデータを格納する多数決用メモリ工程と、 前記3つ以上のメモリセルの各々の記憶内容に対して多 数決処理を実行してソフトエラーを被っていないデータ を選択する多数決工程とを有することを特徴とするソフ トエラー対策方法に存する。また本発明の請求項10に 記載の要旨は、前記多数決工程は、前記3つ以上のメモ リセルの中のいずれか1つのメモリセルの記憶内容がソ フトエラーを被っていると判定した際に、当該メモリセ ルを除く残りの前記メモリセルの記憶内容をソフトエラ ーを被っていないとする多数決論理を用いた選択処理を 実行することを特徴とする請求項9に記載のソフトエラ

一対策方法に存する。また本発明の請求項11に記載の 要旨は、前記多数決工程は、前記メモリセルの数と同数 設けられ、前記メモリセルの各々から読み出した記憶内 容を2つずつ総当たりの組にして比較する多数決比較を 行うコンペア工程を有することを特徴とする請求項10 に記載のソフトエラー対策方法に存する。また本発明の 請求項12に記載の要旨は、前記多数決工程は、前記2 つずつ総当たりの組にされたメモリセル間で記憶内容が 異なる場合に、当該2つずつ総当たりの組にされたメモ リセル以外のメモリセルの記憶内容をソフトエラーを被 っていないと判定し、当該ソフトエラーを被っていない と判定したメモリセルを、出力すべきメモリセルとして 選択するとともに、当該選択したメモリセルの記憶内容 を出力するワードセレクタ工程を有することを特徴とす る請求項10または11に記載のソフトエラー対策方法 に存する。また本発明の請求項13に記載の要旨は、前 記コンペア工程は、前記メモリセルの各々から所定ビッ ト長で定義されたワード単位で記憶内容が出力されたと き、当該記憶内容をワード単位で前記多数決比較を実行 することを特徴とする請求項11乃至12のいずれか一 項に記載のソフトエラー対策方法に存する。また本発明 の請求項14に記載の要旨は、前記コンペア工程は、前 記メモリセルの各々から所定ビット長で記憶内容が出力 されたとき、当該記憶内容をビット単位で前記多数決比 較を実行することを特徴とする請求項11乃至12のい ずれか一項に記載のソフトエラー対策方法に存する。ま た本発明の請求項15に記載の要旨は、前記コンペアエ 程の各々は、前記多数決比較を実行した前記メモリセル の記憶内容が正しい場合に論理値Hの信号を出力し、前 記多数決比較を実行した前記メモリセルの記憶内容が間 違っている場合に論理値Lの信号を出力し、前記ワード セレクタ工程は、前記コンペア工程の各々からの出力信 号と、前記3つ以上のメモリセルの各々から出力された 記憶内容とを用い、論理値Hで指定されたメモリセルを 記憶内容が正しいメモリセルとして選択し、当該記憶内 容が正しいメモリセルの記憶内容の出力を指示すること を特徴とする請求項12に記載のソフトエラー対策方法 に存する。また本発明の請求項16に記載の要旨は、同 一のアドレスに書き戻すタイミングでまたは外部から制 御されるタイミングで、前記ワードセレクタ工程から受 け取った前記ソフトエラーを被っていないメモリセルの 記憶内容を、前記少なくともソフトエラーを被っている メモリセルのデータ入力端に再入力して当該ソフトエラ ーを被っているメモリセルの記憶内容を当該ソフトエラ ーを被っていないメモリセルの記憶内容に書き直すソフ トエラー復帰処理を実行するための更新工程を有するこ とを特徴とする請求項9乃至15のいずれか一項に記載 のソフトエラー対策方法に存する。

[0005]

【発明の実施の形態】ソフトエラーとは、地上に存在す

る a 線または、中性子により記録している内容がビット 単位で反転する現象をいう。特に宇宙空間では、このソフトエラーは、太陽から放出される重粒子の他、地球に 捕捉されいる粒子または宇宙空間より飛来する粒子によ り頻繁に発生するものである。以下、本発明の実施の形 態を図面に基づいて詳細に説明する。第1、第2実施形 態は、この対策をソフトエラー対策機能付メモリ装置に 持たせるもので、ソフトエラー対策によりビットエラー が限りなく少ないデータを出力するものである。

【0006】図1は、本第1、第2実施形態の、ソフト エラー対策機能付メモリ装置及びソフトエラー対策方法 の一実施形態を説明するためのシステムブロック図であ る。この第1、第2実施形態の特徴は、メモリセルアレ イ11が3つのメモリセルA, B, Cを備え、共通のア ドレスを持つようになっているため、同じデータがそれ ぞれのメモリセルアレイA, B, Cに書き込まれること である。このデータは、出力するようなタイミング条件 になると下側のシフトレジスタを介して4bitのワー ドコンペア15,16,17(コンペア工程の実行主 体)で比較され、同じデータであるか判定を受ける。判 定結果は、ワードセレクタ18にどのセルのデータを信 じるかという意味のセレクト信号としてワードセレクタ 18 (ワードセレクタ工程の実行主体) に入力される。 これに応じて、ワードセレクタ18が出力すべきメモリ セルのデータを選択・出力する。多数決機能は多数決回 路で実行される。ここで、アルゴリズムとして重要なの は、3つのメモリセルA, B, Cのいずれか1つのメモ リセルの記憶内容が誤りであれば残りの2つのメモリセ ルの内容が正しいとする多数決機能を設けていることで ある。多数決機能における多数決の取り は、ワード単位やビット単位で比較する方式なども可能 である。

【0007】 (第1実施形態) 第1実施形態のソフトエ ラー対策機能付メモリ装置は、多数決用メモリ工程を実 行するメモリセルアレイ11、メモリセルアレイ11の リード/ライト用のロジック回路、及び多数決工程を実 行する多数決回路を備えている。本実施形態では、ソフ トエラー対策機能付メモリ装置としてダイナミックRA Mを例にとって説明する。リード/ライト用のロジック 回路は、/RASクロック発生回路1、/CASクロッ ク発生回路2、/WEクロック発生回路3、リフレッシ ュ・コントロールアドレス・カウンタ4、アドレス・バ ッファ 5、カラム・デコーダ 6、ロウ・デコーダ 7、セ ンス・アンプ8、Dinバッファ10、及び出力スイッ チ19を備えている。ロジック回路は特別に特殊な回路 をとるものではないが、それ故に容易に実現できる回路 である。多数決回路は、3つのメモリセルA、B、Cの 内のメモリセルアレイ11が誤れば残りの2つのメモリ セルの内容が正しいとする回路であって、I/Oスイッ チ&4bitラッチ回路9(更新工程の実行主体)、3

つの4bitラッチ回路12,13,14、3つの4b itワードコンペア15,16,17、ワードセレクタ 18を備えている。

【0008】メモリセルアレイ11を構成する3つのメモリセルA、B、Cの各々は、格納する場所を示す番地アドレスに応じてデータを格納する。メモリ素子の方式によって決まる読み出し/書き込み制御信号としては、例えば、書き込みのタイミングにアクティブにするWE、出力のタイミングにアクティブにするOEなどがある。

【0009】特に、ダイナミックRAMは、アドレスの 多ビット化(例えば、32ビット構成のアドレス→64 ビット構成のアドレス化)に伴い、カラムとロウで構成 されたマトリクス方式のアドレス指定を用いており、カ ラム・アドレス・ストローブ制御信号CAS、またはロ ウ・アドレス・ストローブ制御信号RASなどを用い て、複雑なタイミングでリード/ライト制御を実行す る。また、リフレッシュという動作により、短い保持時 間内にチャージしている電荷を再チャージする制御が必 要である。このような読み出し/書き込みのための制御 方法は、ダイナミックRAMのメモリ方式で違いはあ る。本実施形態のソフトエラー対策機能付メモリ装置で は、データを格納するメモリセルアレイ11と、メモリ セルアレイ11の3つのメモリセルA, B, Cの各々の 記憶内容について多数決をとる回路とを付加している が、読み出し/書き込み制御方式は従来技術と同じとし ているので、RAMを含むあるゆる方式の半導体記憶デ バイスに適用可能である。

【0010】一方、3つのメモリセルA, B, Cの各々 は、3つの4bitラッチ回路12,13,14に一対 一に接続されている。具体的には、メモリセルAの出力 は、4bitラッチ回路14の入力に一対一に接続さ れ、メモリセルBの出力は4bitラッチ回路13の入 力に一対一に接続され、メモリセルCの出力は4bit ラッチ回路12の入力に一対一に接続されている。ま た、4 b i t ラッチ回路12の出力(4ビット構成の出 力) は2つの4bitワードコンペア15,17の入力 及びワードセレクタ18の入力に並列に接続され、4b i t ラッチ回路13の出力(4ビット構成の出力)は2 つの4 b i t ワードコンペア 1 5, 16 の入力及びワー ドセレクタ18の入力に並列に接続され、4bitラッ チ回路14の出力(4ビット構成の出力)は2つの4b itワードコンペア16,17の入力及びワードセレク タ18の入力に並列に接続されている。4bitワード コンペア15の出力(図中でB選択と表記)、4bit ワードコンペア16の出力(図中でA選択と表記)、及 び4 b i t ワードコンペア17の出力(図中でC選択と 表記) はワードセレクタ18の入力に接続されている。

【0011】本実施形態のソフトエラー対策機能付メモリ装置に設けられているメモリセルアレイ11は、共通

のアドレス (A0, …, A7の8ビットアドレス)を持つ 同一構成 (すなわち、アドレスバスが共通構成) の3つ のメモリセルA, B, Cを備えている。したがって、書き込み時 (すなわち、この時点ではソフトエラーが発生していないとき)、3つのメモリセルA, B, Cの各々に保持されている4ビットデータは、同じ論理値となっている.

【0012】3つのメモリセルA, B, Cの各々に保持 されている4ビットデータは、飛来してくる粒子により ビット単位で誤る可能性(ソフトエラーが生じる可能 性)がある。そこで、本実施形態では、3つのメモリセ ルA,B,Cの各々に保持されている4ビットデータの 内の1つのメモリセル (例えば、メモリセルA) に保持 されているデータがソフトエラーを被ったとしても、他 の2つのメモリセル (この場合、B, C) が、同時に誤 ることは確率的にかなり低くなり実質的に問題がないも のと仮定している。このような仮定を前提として、本実 施形態のソフトエラー対策機能付メモリ装置及びソフト エラー対策方法を用いることにより、3つのメモリセル A, B, Cのいずれか1つでソフトエラーが発生して も、ソフトエラーが発生していない他の2つのメモリセ ルを選択することにより(すなわち、多数決論理を用い た選択処理を実行することによってソフトエラーが発生 してるメモリセルのデータを排除することにより)、ソ フトエラーを起こしていないデータを出力することが可 能となる。

【0013】ソフトエラーが発生していない他の2つの メモリセルを選択する方法(すなわち、多数決を用いた 選択によってソフトエラーが発生してるメモリセルのデ ータを排除する方法)は、3つのメモリセルA, B, C の各々に一対一に接続された3つの4bitラッチ回路 12, 13, 14を経由して得られる3つのメモリセル A, B, Cの各々に保持されている4ビットデータを、 3つの4bitワードコンペア15, 16, 17で比較 することで実現できる。すなわち、4 b i t ラッチ回路 12を経由して得られるメモリセルCに保持されている 4ビットデータと4bitラッチ回路13を経由して得 られるメモリセルBに保持されている4ビットデータと を4bitワードコンペア15で比較し、4bitラッ チ回路13を経由して得られるメモリセルBに保持され ている4ビットデータと4 b i t ラッチ回路14を経由 して得られるメモリセルAに保持されている4ビットデ ータとを4 b i t ワードコンペア 1 6 で比較し、4 b i tラッチ回路12を経由して得られるメモリセルCに保 持されている4ビットデータと4bitラッチ回路14 を経由して得られるメモリセルAに保持されている4ビ ットデータとを 4 b i t ワードコンペ ア17で比較 して、前述の多数決論理を用いた選択処理を実現してい る。

【0014】前述の多数決論理を用いた選択処理は、具

体的には、3つの4 b i t ワードコンペア15, 16, 17を用いて3つのメモリセルA, B, Cからの読み出しデータを2つずつ総当たりの組にして比較し、2つのメモリセル間で違う値となった場合は、それ以外のメモリセル(すなわち、3つのメモリセルの内の残り1つのメモリセル)を指定するワードセレクタ18により出力すべきメモリセルのデータを選択するものである。

【0015】次に、第1実施形態の多数決回路の動作を説明する。メモリセルAのデータは他の2つのメモリセルB、Cの各々からのデータ出力と同時に4bitラッチ回路14に出力される。メモリセルBのデータ出力と同時に4bitラッチ回路13に出力される。メモリセルCのデータは他の2つのメモリセルA、Bの各々からのデータ出力と同時に4bitラッチ回路12に出力される。3つのメモリセルA、B、Cの各々から同時に4bitラッチ回路12、13、14に出力された各々のデータは、4bitワードコンペア15、16、17によりワード単位(1ワード=4ビット)で比較される。なお、ワードの単位は、4ビットの他に、8ビットや16ビット等であってもよいことは明白である。

【0016】4bitワードコンペア15,16,17の各々は、比較したメモリセルの記憶内容が正しい場合に論理値Hの信号を出力し、比較したメモリセルの記憶内容が間違っている場合に論理値Lの信号を出力する。ワードセレクタ18は、4bitワードコンペア15,16,17の各々からの出力信号と、3つのメモリセルA,B,Cの各々の出力データ(出力された記憶内容)とを用いて下記のような判断を実行し、その判断結果を出力する。

- 1. メモリセルAの記憶内容が正しい(論理値H)場合は、メモリセルB, Cの記憶内容にかかわらずメモリセルAを選択する信号をI/Oスイッチ&4bitラッチ回路9に出力する。
- 2. メモリセルBの記憶内容が正しい(論理値H)場合は、メモリセルA、Cの記憶内容にかかわらずメモリセルBを選択する信号をI/Oスイッチ&4bitラッチ回路9に出力する。
- 3. メモリセルCの記憶内容が正しい(論理値H)場合は、メモリセルA, Bの記憶内容にかかわらずメモリセルCを選択する信号を I / Oスイッチ&4 b i t ラッチ回路 9 に出力する。
- 4. 3つのメモリセルA, B, Cの各々の記憶内容が全て間違っている(論理値L)場合は、ビット多数決結果(または ALL"H")の信号をI/Oスイッチ&4bitラッチ回路9に出力する。

【0017】基本的には、3つのメモリセルA,B,C がすべて論理値Lとなることは考えられないが、このよ うなケースにおけるロジックを決めておくことは必要で ある。なお、地上における仕様においては、このロジッ

クを省くことも構成を簡素化する一つとして選択するこ ともありうる。ソフトエラー対策機能付メモリ装置は、 このようにして、ソフトエラーの無いデータを出力でき るようになる。また、ソフトエラーを被ったメモリセル の入力にソフトエラーの無いデータがフィードバックさ れることにより、ソフトエラーを被ったメモリセルの記 憶データが正しいデータに書き直される(ソフトエラー 復帰処理)ので、ビットエラーを訂正することができ る。これは、/OE、/WEをアクティブにせず、アド レスを指定してワードセレクトを選択した上で、セルヘ 戻す制御をすれば良いだけなので、隣接したソフトエラ ー対策機能付メモリ装置の書き込み、読み込みタイミン グが全体のアドレスを順番にアクセスしている場合、そ のタイミングを流用して、I/Oスイッチ&4bitラ ッチ回路9をワードセレクタ18側のデータを選択にし てあげれば容易に実現できる。

. :

【0018】このようなソフトエラー対策方法を実行す るソフトエラー対策機能付メモリ装置では、従来のEC C回路が不要となる。ソフトエラーをメモリセルアレイ 11で回避できるようになる。また、同一のアドレスに 書き戻すタイミングでまたは外部(具体的には、/WE クロック発生回路3)から制御されるタイミングで、ソ フトエラーを被っていないメモリセルの出力データ(出 力された記憶内容)をワードセレクタ18を経由して少 なくともソフトエラーを被っているメモリセルのデータ 入力端に再入力するソフトエラー復帰処理(換言すれ ば、ソフトエラーを被っていないデータに書き直すソフ トエラー復帰処理)を実現することができるようにな る。これにより、1ビット以上のエラーの発生を限りな く低い確率に抑えることができる。その結果、ビットエ ラーの確率が高い宇宙用搭載機器では、ソフトエラー復 帰のための対策に従来要していたハードウエアやソフト ウエアを削減でき、宇宙用搭載機器のハードウエア資源 やソフトウエア資源を本来の仕事に有効に割り振ること が可能となり、装置の処理性能の向上を図ることが可能 となる。

【0019】(第2実施形態)第2実施形態の多数決回路では、3つのメモリセルA,B,Cの各々から同時に4bitラッチ回路12,13,14に出力された各々のデータは、4bitワードコンペア15,16,17により各メモリセルの出力データ(出力された記憶内容)がビット単位で比較される点に特徴を有している。また、第1実施形態のようなワード単位で行う多数決方法を第2実施形態のようなビット単位で行う多数決方法を、用途に応じて使い分けることもできる。

【0020】なお、本実施の形態においては、本発明は ダイナミックRAMに限定されず、本発明を適用する上 で好適な種々の方式のメモリ(例えば、シンクロナスD RAMやEEPROM等の半導体記憶デバイス)に適用 することができる。また、上記構成部材の数、位置、形 状等は上記実施の形態に限定されず、本発明を実施する 上で好適な数、位置、形状等にすることができる。

[0021]

【発明の効果】本発明は以上のように構成されているので、以下に掲げる効果を奏する。第1に、従来のECC回路による1ビット訂正機能が不要となる。その結果、符号データ用のメモリが不要となる。第2に、2ビットエラーが発生しない定期的な1ビット訂正がメモリ内で可能なため、機器の性能向上(処理速度高速化等)に貢献できる。第3に、ソフトエラー対策機能をチップ内に混載できるため、装置の省スペース化が可能となり、その分だけメモリの高密度化やメモリ容量の拡大が容易となる。なお、同一のチップ内に収まらない場合は、ソフトエラー対策機能付メモリ装置とロジックあわせてチップサイズパッケージ(CSP:Chip ScalePackage)にしてMMIC、またはメモリモジュールとして実現することも可能である。

【図面の簡単な説明】

【図1】本発明の、ソフトエラー対策機能付メモリ装置 及びソフトエラー対策方法の一実施形態を説明するため のシステムブロック図である。

【符号の説明】

1…/RASクロック発生回路(リード/ライト用のロジック回路)

2…/CASクロック発生回路(リード/ライト用のロジック回路)

3…/WEクロック発生回路(リード/ライト用のロジック回路)

4…リフレッシュ・コントロールアドレス・カウンタ (リード/ライト用のロジック回路)

5…アドレス・バッファ(リード/ライト用のロジック 回路)

6…カラム・デコーダ(リード/ライト用のロジック回路)

7…ロウ・デコーダ(リード/ライト用のロジック回 吸い

8…センス・アンプ(リード/ライト用のロジック回路)

9… I / Oスイッチ& 4 b i t ラッチ回路(多数決回路 (更新手段))

10…Dinバッファ(リード/ライト用のロジック回 略)

11…メモリセルアレイ

12…4bitラッチ回路(多数決回路)

13…4bitラッチ回路(多数決回路)

14…4bitラッチ回路(多数決回路)


15…4bitワードコンペア (多数決回路 (コンペア 手段))

16…4bitワードコンペア(多数決回路(コンペア 手段)) 手段))

18…ワードセレクタ(多数決回路(ワードセレクタ手 A, B, C…メモリセル 段))

17…4bitワードコンペア(多数決回路(コンペア 19…出力スイッチ(リード/ライト用のロジック回

【図1】



3…/WEクロック発生回路(リード/ライト用のロジック回路)

4…リフレッシュ・コントロールアドレス・カウンタ (リード/ライト用のロジック回路)

5…アドレス・バッファ (リード/ライト用のロジック回路)

6…カラム・デコーダ (リード/ライト用のロジック回路)

7…ロウ・デコーダ (リード/ライト用のロジック回路)

8…センス・アンプ (リード/ライト用のロジック回路)

9…I/Oスイッチ&4bitラッチ回路(多数块回路(更新手段))

10…Dinバッファ (リード/ライト用のロジック回路)

11…メモリセルアレイ

12…4bitラッチ回路(多数決回路)

13…4bitラッチ回路(多数決回路)

14…4bitラッチ回路(多数決回路)

15…4bitワードコンペア(多数決回路(コンペア手段))

16…4bitワードコンペア(多数決回路(コンペア手段))

17…4bitワードコンペア(多数決回路(コンペア手段))

18…ワードセレクタ(多数決回路(ワードセレクタ手段))

19…出力スイッチ(リード/ライト用のロジック回路)

A, B, C…メモリセル

DELPHION





RESEARCH Logiour Work Files Saved Searches My Account

S SOLOSER

Kolling and Ediskii

Help

No active trail

Search: Quick/Number Boolean Advanced Derwent

The Delphion Integrated View

Get Now: V PDF More choices	Tools: Add to Work File: Create new Work File 📳 Add
View: INPADOC Jump to: Top	☑ Email this to a friend

JP2000163320A2: MEMORY DEVICE WITH SOFTWARE ERROR MEASURE FUNCTION AND SOFTWARE ERROR MEASURE METHOD **%**Title:

Memory device has majority circuit which selects memory cells whose contents are not covered with Poerwent Title:

Soft error [Derwent Record]

JP Japan P Country:

A2 Document Laid open to Public inspection I

SUZUKI NAOSHI; ₽ Inventor:

NEC CORP

P Assignee:

News, Profiles, Stocks and More about this company

2000-06-16 / 1998-11-30 Published / Filed:

JP1998000353810 & Application

G06F 12/16; PC Code: 1998-11-30 JP1998000353810 Priority Number: PROBLEM TO BE SOLVED: To provide a memory device having method with which improvement in the performance of the memory device can be expected while efficiently using a bus line by adding software error measure function and a software error measure a software error measure function to the device. P Abstract:

concerning the stored contents of the respective memory cells A, B least three memory cells A, B and C for storing data and a majority decision circuit for selecting data in the memory cell, which is not SOLUTION: This device has a memory cell array 11 having at affected by a software error, according to a majority decision

1 page mage

and C. COPYRIGHT: (C)2000,JPO

None Family:

DERABS G2000-456110 DERABS G2000-456110 POther Abstract









THOMSON

Copyright @ 1997-2005 The Thomson Corporation

Subscriptions | Web Seminars | Privacy | Terms & Conditions | Site Map | Contact Us | Help









<u>OrderPatent</u>





JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

20001633:

(43) Date of publication of application: 16.06.2

(51) Int. Cl

G05F 12/16

(21) Application number:

10353810

(22) Date of filing:

30.11.1998

(54) MEMORY DEVICE WITH SOFTWARE ERROR MEASURE FUNCTION AND SOFTWARE ERROR MEASURE METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a memory device having software error measure function and a software error measure method with which improvement in the performance of the memory device can be expected while efficiently using a bus line by adding a software error measure function to the device.

SOLUTION: This device has a memory cell array 11 having at least three memory cells A, B and C for storing data and a majority decision circuit for selecting data in the memory cell, which is not affected by a software error, according to a majority decision concerning

(71) Applicant: NEC CORP

(72) Inventor: SUZUKI NAOSHI

3020KI 14A03III

the stored contents of the respective memory

B and C.

COPYRIGHT: (C)2000, JPO

